clock+gating+placement+阶段就发生违例怎么办？

来源：蜘蛛抓取(WebSpider) 时间：2022-07-05 16:14 标签： create_generated_clock

文章右侧广告为官方硬广告，与吾爱IC社区无关，用户勿点。点击进去后出现任何损失与社区无关。

吾爱 IC 社区近期发布了基于 28nm 工艺的 ARM Cortex-A53 CPU 的数字后端实现教程。看到粉丝们反馈的好评，特别欣慰。小编会一如既然继续码字，继续分享更多数字后端设计实现方面的技术干货。今天为大家带来低功耗技术中的一些经验分享。

Power gating 是深亚微米技术中的低功耗技术之一。它是通过关闭设计中部分电路（不需要工作时）来实现的，以减少设计中的静态（泄漏）功率。要实现这个功能 Power switch 可以完全胜任。它的原理是将 VDD 或 GND 与特定设计层次结构的标准单元分开。下图为一个典型 power gating 系统。

问题（这种情况应该尽量避免）。

每个模块中应该加多少个 MTCMOS，是非常有讲究的。加的太多会导致面积过大，routing resource 也会相应减少，影响绕线和时序。加的太少又会影响 IR Drop 过大。

所以，我们需要事先估算下模块中理论上需要加多少数量，然后再加一定的 margin，就可以得出我们最终需要添加的 MTCMOS 数量（最终要以 Redhawk 分析结果为准）。这个方法是吾爱 IC 社区小编一直在用的方法，实践表明 IR Drop 结果符合预期。

  • 根据预估功耗和供电电压，计算出模块理论上所需要的总电流

  • 再根据 MTCMOS 的电阻和其本身所能允许的最大压降值，算出理论上所需 MTCMOS 的数量

在这里，目前已经规划并正着手做的事情：

  • 基于 ARM CPU 的后端实现流程（已经发布）

在这里，各位可以就公众号推文的内容或者实际项目中遇到的难题提问，小编会在 24 小时内给予解答（也可以发表你对数字后端设计实现中某个知识点的看法，项目中遇到的难点，困惑或者职业发展规划等）。

反正它是一个缩减版的论坛，增强了大家的互动性。更为重要的是，微信有知识星球的小程序入口。星球二维码如下，可以扫描或者长按识别二维码进入。目前已经有二十三星球成员，感谢这二十三位童鞋的支持！欢迎各位铁杆粉丝加入！终极目标是打造实现本知识星球全员年薪百万的宏伟目标。 （星球的门槛将会越来越高，有需求的朋友趁早上车）****

好了，今天的码字就到这里了，原创不容易，喜欢的可以帮忙转发和赞赏，你的转发和赞赏是我不断更新文章的动力。小编在此先谢过！与此同时，吾爱 IC 社区（）也正式上线了。吾爱 IC 社区（）是一个专业交流和分享数字 IC 设计与实现技术与经验的 IC 社区。如果大家在学习和工作中有碰到技术问题，欢迎在微信公众号给小编留言或者添加以下几种联系方式进行提问交流。

打赏的朋友，请长按下方二维码，识别小程序进行打赏，欢迎砸钱过来！小编晚饭能不能加个鸡腿，全靠它了，呵呵！

为什么电源走线选用最上面的金属层？

因为顶层金属通常比较厚，可以通过较大的电流

我要回帖

更多关于 create_generated_clock 的文章

 

随机推荐